4극관을 이용한 기본적인 회로와 전극간 캐패시턴스를 고려한 등가회로를 다음 그림에서 볼수있다.
     
위의 그림에서 3극관과 마찬가지로 G는 그리드, K는 캐소드, P는 플레이트를 의미하며 S는 4극관에만 존재하는 스크린 그리드
이다. 실제 회로의 경우에는 스크린에 걸리는 전압은  플레이트 전원을 저항으로 분기시켜 얻는데 이에 추가하여  캐패시터를
스크린에서 캐소드로 연결한다. 이 캐패시터의 캐패시턴스는 스크린 전류가 변동을 하여도 스크린 전압이 일정하도록 충분히
큰값을 취해 주어야 하기 때문에 스크린이 접지된 형태를 띄게 되어 그림 (b)의 C_ks를 단락시킨것과 같아지게 된다. 따라서 C_gk와
C_gs는 병렬연결되게 되는데 이것을 C₁으로 표시하자. 즉 C₁ = C_gk + C_gs 이다. 또한 C_ps는 C_pk와 병렬연결 되므로 이것을 C₂로
표시하기로 하자.   즉 C₂ = C_ps + C_pk 이다.   C_gp값은 매우 작기 때문에 무시하면 위의 그림 (b)는 다음의 등가회로로 간략화 할수
있다.
              
스크린의 차폐(Shielding) 기능으로 인해 C_pk를 무시해도 별 문제가 없다. 즉 C₂ = C_ps로 쓸수있으며, 이 캐패시턴스가 플레이트
회로 임피던스와 병렬로 연결되게 된다.  진공관의 입력 어드미턴스는 Y_i = jωC₁이 된다.

5극관

전압 증폭기로 사용될때 5극관은 억제 그리드가 캐소드에 연결된다는 점만 제외하면 4극관과 완벽히 동일한 형태로 회로를
구성하게 된다. 따라서 5극관의 등가회로도 4극관과 동일한데 5극관의 경우는 C₁ = C_gk + C_gs 이고 C₂ = C_pk + C_ps + C_p3 이다.
여기서 C_p3는 플레이트와 그리드3 (억제 그리드) 사이의 캐패시턴스이다.